Article ISI
2002 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS  (2002)

A floating-gate trimmed, 14-bit, 250 Ms/s digital-to-analog converter in standard 0.25 mu m CMOS

Hyde, J; Humes, T; Diorio, C; Thomas, M; Figueroa, M; IEEE

Abstract

We describe a floating-gate trimmed, 14-bit, 250Ms/s current-steered DAC fabricated in a 0.25 mum CMOS logic process. We trim the static INL to +/-0.3LSB using analog, charge stored on floating-gate pFETs. The DAC occupies 0.44mm(2) of die area, consumes 53mW at 250MHz, allows on-chip electrical trimming, and achieves 72dB SFDR at 250Ms/s.

Más información

Título según WOS: ID WOS:000176890500087 Not found in local WOS DB
Título de la Revista: 2002 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS
Editorial: IEEE
Fecha de publicación: 2002
Página de inicio: 328
Página final: 331
DOI:

10.1109/VLSIC.2002.1015118
Notas: ISI